Requested Patent

JP1028856

Title:

MULTILAYERED INTEGRATED CIRCUIT

Abstracted Patent

JP1028856

Publication Date:

1989-01-31

inventor(s):

TAKEUCHI RYOSUKE

Applicant(s):

MITSUBISHI ELECTRIC CORP

Application Number:

JP19870182307 19870723

Priority Number(s):

IPC Classification:

H01L27/00; H01L23/52; H01L25/08

Equivalents:

ABSTRACT:

PURPOSE:To form a large scale integrated circuit with high reliability, by stacking, on an LSI chip of lower side layer, an LSI chip whose area is smaller than that of the LSI chip of lower side layer, and connecting, through wires, the LSI chip of the upper side layer and that of the lower side layer.

CONSTITUTION:A multilayer integrated circuit is formed, by stacking at least two or more layers of large scale integrated circuit chips 10-12. The area of the chip 11 of upper layer stacked on the chip 10 of lower layer is larger than the area of the chip 12 of upper layer stacked on the chip 11 of lower layer. The signal transmission and reception between the chip 10 and the chip 11 and between the chip 11 and the chip 12 is performed via a wire 15a. Thereby, a large scale integrated circuit with high reliability can be obtained.

.

19日本国特許庁(JP)

⑩特許出願公開

[®]公開特許公報(A)

昭64-28856

gint Cl.4

證別記号

庁内整理番号

四公開 昭和64年(1989)1月31日

H 01 L 27/00 23/52 25/08

301

A-8122-5F

B-8728-5F B-7638-5F

客査請求 未請求 発明の数 1 (全3頁)

公発明の名称 多層集積回路

> の特 昭62-182307

❷出 昭62(1987)7月23日

母 明 者 武 内 良 祐

兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

通信機製作所内

②出 類 λ 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

20代 票 弁理士 田澤 博昭 Y 外2名

1. 発男の名称

多層集微區路

特許請求の無償

大規模集員回路テップを少なくとも2層以上費 **厳してたる多層集務価略において、下側層の上記** 大規模集務回路チェブ上に表層される上個層の上 記大規模集積函路テァブの面積を大きくし、かつ 上側層と下傷層との大規模集積回路チェアのバェ ド間には信号の投受するためにワイヤを接続した ことを特徴とする多層集鉄図路。

3. 発明の詳細な説明

〔産業上の利用分野〕

との発明は電子機器等に組込まれる多層集復図 路に関するものである。

〔従来の技術〕

第3回は何えば1985年10月7日発行の「巴 経エレクトロニクス」のP235代掲載された従 未の多層集製図路を示す一部切欠斜視園であり、 國化かいて、1は下層大規模集積回路チップ(以

下下層LSIチップという)、2は上層大規模集 **費団路テップ(以下上層LSIテップという)、** 3はこれら下層LSIチップ!かよび上層LSI テップ2に設けられたポンディングパッド(以下、 パッドという)、4は級配益で、上記下層LSI テップ1のパッド3と上層L81テップ2のペッ ドるとを観気的に接続する。 5 はハンダで、後層 された下層LSIテップ1と上層L8Iテップ2 とをバッドまを介して接続する。

次に動作について説明する。

上層LSIテップ2と下層LSIナップ1との 信号の送受信は最配線4を介在させて行う。

[発明が解決しようとする問題点]

従来の多層集務図路は以上のように構成されて いるので、上層L8Iチップ2と下層L8Iチッ プ1を結構するには上層L8Iテップ2に親配線 4 を形成させ、上層LSIテップ2の複配差の位 相に対して下層L8Iチップ1のパッド3の位置 がずれてはならず、そのため製造コストが高くな り、またずれがもった場合に毎正ができないので、

J

級配差もとパッド3との結業部分の信頼性が低く、 入出力信号は最上層のLSIチップのパッド3からしか取り出せないという飼的があるなどの問題 点があった。

との発明は上記のような問題点を解析するため になされたもので、 紙脂されるLBIテップ間の 細胞の信頼性を高め、 かつ製造コストを低級でき る多層集積固略を得ることを目的とする。

[問題点を解決するための手段]

との発明に係る多形集材図路は下側層のLSI テップより小さを面鉄のLSIテップをその上に 数窟し、上側層と下側層とのLSIテップのペッ ドをワイヤで始載したものである。

〔作 用〕

との発明にかける多対象技図路は上側層、下側層のパッドをワイヤポンディングすることで始ま を行い、 写具に信頼性の高い大規模集務図路を得ることができ、 また入出力信号離をいずれの層の し 8 『チップからでも取り出せるものである。

〔疾始何〕

「1 との信号の接受あるいは第2層LSIチップ 1 1 と第3層LSIチップ12との信号の接受は ワイヤ 15a により行われる。また、第2層LSI テップ11中第3層LSIチップ12の基板の基準 単電位は第2層LSIチップ11の下の導体製17 を電視あるいはアースなどの基準電位に接続する ことで得ることができる。

また、上記実施例では3階の多層集装回路を示 したが、2層以上であれば何層でもよく、上記実 第例と同様の効果を集する。

(発明の効果)

以上のようだとの発明によれば、各層のパッド をワイヤで拍差が可能なように多層集後回路を構 成したので安価に高集度化でき、信頼性も高いも 以下、との発明の一実施例を思だついて説明ナ る。

第1回はこの発明の一実施例の最時間点を示す 平面歯、第2回は同じく質面磨で、両回とも3層 のLSIテップを重ねた多層集費回路を示す。同 歯にかいて、10仕祭1府LSIテップ、11仕 との第1層L8Iチップ10上に収着される第2 用LSIテップ、12は第2周LSIテップ11 上に表層される第3層LSIテップ、 13m は第1 乃亜第3層L8 I チップ18.11.12上のパッド、 136 ばL8Iバッケージ14のパッド、 15a は裏 1 層L8 I チップ 1 0 のパッド 13a と第 2 層 LSI テップ11のペッド3を恭続したワイヤ、 15b は 第2層L8Iテップ11のパッド3とLSIパッ ケージ14のパッド 13b とを装従したワイヤ、16 は各層を絶縁する絶象質で17はそれぞれ上質度 のL8Iテァブに基準式位を与えるための導体展 である。

次に動作について説明する。

第1層L8Iテップ10と第2層LSIテップ

のが得られる効果がある。

4. 図面の簡単な説明

第1日はこの発明の一実施例による多層条技器 路の板略構成を示す平面圏、第2回は同じく側面 図、第3回は従来の多層集積回路の一例を示す一 毎切欠射視回である。

10.11.12はL8 I テップ、13a.13b はパッド、 15a/15b はワイヤ。


なか、図中、同一符号は同一、又は相当部分を示す。


养养出 展人 三菱螺镊株式会社

代理人 弁理士 田 淳 博 昭 (外2名)



持開昭64-28856 (3)





THIS PAGE RI AR! (USPTO)